유럽 SPINS 컨소시엄, 반도체 스핀 큐비트 산업화 위해 5000만 유로 투입

사업 개요: 규모와 구조

SPINS는 EU의 Chips Joint Undertaking(Chips JU)과 참여 회원국이 공동 출자하는 5000만 유로 규모 프로젝트다. Fraunhofer IPMS, VTT, CEA-Leti, Infineon, STMicroelectronics 등 유럽 전역의 25개 파트너 기관이 연구·기술 조직(RTO), 대학, 산업체 형태로 참여한다. 기존 CMOS 제조 인프라를 양자 하드웨어 생산에 활용한다는 점에서 기술적 현실성을 확보하려는 접근으로 읽힌다.

세 가지 기술 플랫폼과 역할 분담

SPINS가 집중하는 기술 플랫폼은 Si/SiGe, Ge/GeSi, SOI(Silicon-on-Insulator) 세 가지다. 각 기관은 분야별 병목을 분담한다. Fraunhofer IPMS는 드레스덴 클린룸에서 광학 리소그래피의 한계를 넘는 고해상도 패터닝을 담당하며, Si/SiGe 기반 큐비트 소자의 재현성 확보에 주력한다. CEA-Leti는 Quobly, STMicroelectronics와 협력해 파운드리 호환 FD-SOI 공정 및 표준화된 양자 공정 설계 키트(PDK) 개발과 Multi-Project Wafer(MPW) 실행을 맡는다. Imec은 300mm 웨이퍼 기반 Ge/GeSi 플랫폼을 탐색하며, 이종 집적과 고충실도(high-fidelity) 실리콘 양자점 큐비트 연구를 진행한다. IHP와 Siltronic은 이종구조 기판과 제조 지원을 제공한다.

이 구조가 주목받는 이유는 스타트업과 중소기업이 산업급 300mm 인프라에서 설계를 검증할 수 있는 표준화된 진입 경로, 이른바 '랩-투-팹(lab-to-fab)' 체계를 제공한다는 데 있다.

극저온 제어와 대량 특성 평가

수백만 개 큐비트 규모로 확장하려면 희석냉동기의 열 한계를 벗어나지 않으면서 큐비트를 제어하는 전자 회로가 필수적이다. VTT와 SemiQon은 절대영도에 가까운 환경에서 동작하는 초저전력 cryo-CMOS 기술 개발을 주도한다. 한편, 위바스킬라 대학교·Groove Quantum·TNO는 1~4K 환경에서의 소자 성능을 신속하게 피드백받을 수 있는 대량 특성 평가 체계를 구축한다. 생산 속도에 맞는 품질 관리 루프를 갖추겠다는 의도다.

EU 칩스법 전략과 2031년 목표

SPINS는 EU 칩스법 산하의 단독 프로젝트가 아니다. 광자(P4Q, 트벤테 대학교), 이온트랩(CHAMP-ION, SAL), 초전도 큐비트(SUPREME, VTT), 다이아몬드(DIREQT, CNR), 중성원자(Q PLANET, Pasqal) 등 5개 병행 파일럿 라인과 함께 유럽의 양자 하드웨어 기술 주권 전략을 구성한다. SPINS 컨소시엄은 2031년까지 높은 기술성숙도(TRL) 수준의 대량 생산 가능한 양자 칩 경로를 확립하는 것을 목표로 제시한다.

의미와 한계

반도체 스핀 큐비트는 CMOS 제조 라인과의 호환성이라는 장점이 있으나, 큐비트 간 얽힘(entanglement) 품질과 충실도(fidelity)를 산업 규모에서 균일하게 유지하는 것은 여전히 기술적 과제다. 이번 이니셔티브가 표준화된 PDK와 MPW 체계를 통해 실제 양산 수율로 이어질지는 향후 기술 검증 단계에서 확인해야 한다. 5000만 유로 규모는 미국·중국의 국가 단위 양자 투자에 비해 제한적이지만, 다종 플랫폼을 연계한 유럽 내 협력 구조 자체는 생태계 관점에서 의미 있는 시도다.