표면 코드의 기술적 구조
표면 코드는 내결함성 양자 컴퓨팅 실현에 유망한 양자 오류 정정 방식이다. 다수의 물리적 데이터 큐비트가 2차원 격자 구조 위에 배열되고, 그 사이에 보조(앤실라) 큐비트가 교차 배치된다. 앤실라 큐비트는 인접한 데이터 큐비트의 안정화 연산자(stabilizer)를 측정하는 역할을 맡으며, 이 과정에서 인코딩된 논리 상태를 붕괴시키지 않은 채 오류 신드롬을 추출한다. 수집된 신드롬 정보는 고전 디코딩 알고리즘에 입력되어 오류의 위치를 추론하고 정정 연산을 적용하는 데 쓰인다. 이 구조 덕분에 논리 큐비트는 위상학적으로 보호된 비국소적 방식으로 물리적 오류에 강인하게 유지된다.
특허 적격성에 대한 두 가지 법적 도전
Covington & Burling의 Sinan Utku 특별 고문은 이 발명이 미국 특허 적격성 심사에서 최소 두 가지 근거로 이의 제기를 받을 수 있다고 분석한다.
첫째, 이 발명은 중복 비트를 이용한 오류 정정이라는 개념에 기반하며, 해당 개념은 고전 통신 및 컴퓨팅 분야에서 오랫동안 활용되어 왔다. 따라서 심사 과정에서 추상적 아이디어로 분류될 가능성이 있다. 특정 하드웨어 플랫폼이나 구성 요소에 한정되지 않을수록 이 위험은 높아지며, 반대로 하드웨어 요소를 명세서에 구체적으로 포함하면 적격성 인정 가능성이 높아진다.
둘째, Mayo/Alice 프레임워크 2단계 심사에서 발명을 추상적 아이디어에서 적격 대상으로 전환시킬 만한 발명적 요소를 별도로 입증하기 어렵다는 점이 지적된다. 고전 컴퓨팅에서 오래 사용된 오류 정정 개념이 기술적 토대를 이루고 있기 때문이다.
특허권자가 활용할 수 있는 반론 전략
이러한 도전에 맞서 특허권자는 표면 코드가 양자 컴퓨터 자체의 기능을 향상시킨다는 논거를 제시할 수 있다. 미국 특허상표청(USPTO) 심사 지침(MPEP § 2106.04(d)(1), 2024년 11월 개정본)은 컴퓨터 기능 향상 또는 다른 기술 분야의 개선이 특허 적격 실용 응용에 해당함을 인정하고 있다.
해당 발명이 광의의 양자 컴퓨팅 시스템을 대상으로 기술되어 있다면, 표면 코드와 이에 따른 논리 큐비트가 양자 컴퓨팅 시스템의 작동 성능을 실질적으로 개선한다는 주장이 성립할 여지가 있다. 단, 발명 범위가 단순히 논리 큐비트 자체에만 한정될 경우 이 같은 주장은 설득력을 잃는다. 논리 큐비트는 그 자체로 개선 가능한 장치가 아니라 추상적 개념에 가깝기 때문이다.
하드웨어 명세화의 전략적 중요성
결론적으로, 이 분석은 양자 오류 정정 발명의 특허 전략에서 하드웨어 구성 요소의 구체적 명세화가 핵심 변수임을 보여준다. 특정 플랫폼이나 소자와의 결합을 명세서에 명확히 기술하는 것이 특허 적격성 확보 가능성을 높이는 실질적 전략이 된다. 하드웨어 명세화가 특허 적격성을 반드시 보장하지는 않는다는 점도 함께 강조된다.
원문 인용
“A logical qubit is not a device that itself is capable of improvement and is arguably itself an abstraction.”
전문은 원문에서 읽으세요
이 글은 Claude 가 원문의 사실을 재구성한 편집 요약입니다. 원제: Patenting Quantum Computing Innovations – Part 3: Implementing a Logical Qubit in a Surface Code
