NVIDIA, 오류 내성 양자컴퓨팅 통합 컴파일 프레임워크 'CUDA-Q Logical' 공개

CUDA-Q Logical의 구조적 위치와 핵심 설계 목표

CUDA-Q Logical은 물리적 실행 계층 바로 위에 위치하는 추상화 레이어다. 논리 알고리즘, 양자 오류 정정(QEC) 코드, 실시간 디코더, 물리적 QPU 마이크로아키텍처를 단일 파이프라인 안에서 공동 설계할 수 있도록 설계됐으며, 확장 가능하고 재타겟 가능한 구조를 핵심 특징으로 한다.

내부적으로는 가상 논리 머신 아키텍처를 통해 QEC 마이크로코드, 물리적 펄스 스케줄, 실시간 제어 계획을 생성하면서 의미론적 출처 추적을 유지한다. 기존 분석적 공식에 기반한 자원 추정 방식을 탈피해, 실제 컴파일러 산출물로부터 전체 스택 자원 추정치를 직접 도출한다는 점이 구조적 차별점이다.

주요 파트너 통합 성과

이번 발표와 함께 공개된 생태계 통합 현황은 다양한 하드웨어 모달리티에 걸쳐 있다.

Iceberg Quantum과 Diraq은 실리콘 CMOS 스핀 큐비트 플랫폼에서 Pinnacle qLDPC 아키텍처를 검증했다. 물리 큐비트 15만 개로 논리 큐비트 1,000개를 구현했으며, 물리 큐비트 오버헤드를 약 10배 절감했다. Infleqtion은 중성원자 배열에 하이퍼그래프 곱 심플렉스 [[98,18,4]] qLDPC 코드를 적용해 98개 데이터 큐비트에서 논리 큐비트 18개를 확보했고, 거리-3 표면 코드 대비 5배의 자원 절감 효과를 확인했다.

IQM의 150큐비트 Halocene 초전도 QPU는 NVQLink를 통해 1마이크로초 미만의 실시간 GPU 디코더 결합을 달성했다. QC Design의 플라켓 FTQC 시뮬레이션에서는 2큐비트 게이트 누설률 0.2%를 모델링해 논리적 잡음 임계값을 60% 낮출 수 있음이 확인됐다.

Quandela는 광자 QPU에서 GPU-QSC 인터커넥트 지연 시간을 4마이크로초 미만으로 구현했다. Sandia 국립연구소와 Quantinuum은 범용 성능 척도인 QUOPS 벤치마크를 CUDA-Q에 통합했으며, Quantinuum Helios-1(물리 큐비트 1,504개, 논리 큐비트 40개)과 유틸리티 목표 사이에 5차수 규모의 성능 격차가 존재함을 수량화했다.

UCLA·Caltech·NVIDIA 공동팀은 차분 가능 푸리에 신경 연산자(FNO) 기반 CUDA-Q 역학 시뮬레이션 서로게이트를 구현해 GPU 수치 전파 솔버 대비 약 1,000만 배 이상의 속도 향상을 달성했으며, H₃O⁺ 분자에서 86.2%의 상태 준비 성공률을 기록했다.

Fermilab 사례와 오픈 생태계 의미

가장 직접적인 실증 사례는 Fermilab이 제시했다. 오류 내성 시스템 자원 모델링에 소요되던 5개월의 작업이 3주로 단축돼 운영 효율 기준 약 7배의 가속 효과를 얻었다. CUDA-Q Logical이 설계 사이클 단축에 실질적 가치를 제공할 수 있음을 보여주는 수치다.

NVIDIA는 NVQLink 저지연 인터커넥트 프로토콜과 cuQuantum, cuTensorNet 등 GPU 가속 양자 시뮬레이션 라이브러리의 국제 생태계 확산도 강조했다. 재타겟 가능 컴파일 레이어를 표준화함으로써 하드웨어 개발사는 독점 QPU 아키텍처의 세부 정보를 공개하지 않으면서도 공개 자원 추정 툴체인에 연결할 수 있다.

현재 한계와 전망

QUOPS 벤치마킹에서 확인된 5차수 규모의 격차는 현재 시스템과 실용 목표 사이의 현실적 거리를 명확히 보여준다. CUDA-Q Logical이 이질적 하드웨어를 아우르는 통합 컴파일 기반을 제공한다는 점에서 산업 표준 인프라로 자리잡을 가능성이 있으나, 유틸리티 규모 FTQC 실현까지는 QEC 코드 효율, 물리 큐비트 품질, 실시간 디코딩 속도 등 다층적 과제가 병렬로 해결되어야 한다.