공개 예정 아키텍처의 핵심 사양
QTREX가 이번에 선보이는 아키텍처는 상용 풀스케일 시스템 기준으로 희석 냉각기의 각 극저온 스테이지마다 동축 배선 1만7280개를 수용하도록 설계됐다. 배선은 각 스테이지의 원주와 플레이트 표면 전체에 분산 배치되어 공간 효율을 극대화한다. 회사 측이 공개 제품 사양서, 기술 논문, 산업 로드맵 등을 검토한 결과, 현재까지 공개된 어떤 희석 냉각기용 인터커넥트 아키텍처도 이 수치의 절반에도 미치지 못한다고 밝혔다.
적층 제조 전자 기술(AME) 기반 설계
이 아키텍처의 핵심 제조 방식은 Additively Manufactured Electronics(AME), 즉 적층 제조 전자 기술이다. 기존 극저온 시스템에서는 동축 케이블, 커넥터, 열 앵커링 조립체를 스테이지마다 개별 설치하는 방식이 일반적이다. QTREX의 AME 기반 설계는 도체, 유전체, 차폐재, 기계적 배선 경로를 단일 일체형 구조 안에 통합하여 이러한 복잡한 조립 과정을 대폭 단순화한다. 이는 향후 대규모 양자 프로세서 연결에서 발생하는 배선 병목 문제를 해소하기 위한 접근으로 풀이된다.
상용화 및 구성 프로그램 계획
토론토 행사 이후 QTREX는 고객 맞춤형 구성 프로그램을 공식 출범시킬 계획이다. 이 프로그램을 통해 잠재 고객은 자신이 보유한 양자 프로세서, 극저온 용기(크라이오스탯), 채널 구성 요건, 열 예산, 성능 목표에 맞춰 시스템을 정의하고 이를 엔지니어링 구성 및 상업 제안으로 발전시킬 수 있다. 현재 QTREX는 양자 컴퓨팅 기업, 미국 연방 연구소, 대학 연구기관, 방위 분야 조직들과 비공개 협업을 진행 중이며, 이들의 요구사항이 초기 구성 옵션 설계에 직접 반영되고 있다.
기술적 맥락과 한계
QTREX의 발표가 갖는 의미는 내부 검토 결과에 기반한 자체 비교라는 점에서 독립 검증이 필요하다. 1만7280선이라는 수치는 완전 상용 규모 시스템에서의 설계 용량이며, 토론토에서 공개될 시스템은 이를 축소 재현한 데모 장치다. 오류 내성(fault-tolerant) 양자 컴퓨팅 구현을 위해서는 수천~수만 개의 물리적 큐비트 연결이 필요하고, 이를 위한 극저온 배선 밀도 확보는 업계 전반의 핵심 과제로 꼽힌다. QTREX는 이 문제를 AME 방식으로 풀어내겠다는 입장이나, 실제 상용 시스템에서의 열 부하 관리 및 신호 무결성 성능은 추가 검증이 필요하다. IEEE Quantum Week 2026에서 QTREX는 712번 부스를 운영한다.
원문 인용
“By unveiling an architecture capable of supporting more than 17,000 coaxial lines at each cryogenic stage, we are providing the scalable physical interconnect infrastructure required for fault-tolerant quantum computing.”
“In Toronto, we will turn this capability into a physical demonstrator that industry participants can inspect and configure around their needs.”
전문은 원문에서 읽으세요
이 글은 Claude 가 원문의 사실을 재구성한 편집 요약입니다. 원제: QTREX to Unveil 17,280-Line Cryogenic Interconnect Architecture at IEEE Quantum Week
