하나의 트랜스몬으로 7개 메모리 셀 접근하는 양자 RAM 구현

왜 양자컴퓨터에는 RAM이 없었나

고전 컴퓨터에서는 프로세서와 RAM이 물리적으로 분리돼 있어, 프로세서가 전체 데이터를 탐색하지 않고도 원하는 위치의 정보를 즉시 불러올 수 있다. 그러나 현재 주류를 이루는 초전도 양자컴퓨터는 정보의 저장과 처리를 동일한 하드웨어, 즉 큐비트 자체가 담당한다. 이 구조에서는 큐비트 수를 늘릴수록 마이크로파 제어 전자장치와 배선이 그에 비례해 증가해, 이미 극저온 냉각기 안에 빽빽하게 들어찬 장비 배선 문제가 공학적 병목으로 작용한다는 것이 연구팀의 진단이다.

계단식(cascaded) 설계 구조

연구팀이 제안한 장치는 네 가지 핵심 요소로 구성된다. 계산을 담당하는 트랜스몬, 7개의 독립 모드(저장 셀)를 갖는 다중 모드 알루미늄 공진기, 두 요소 사이에 위치하는 버퍼 공진기, 그리고 버퍼와 선택된 메모리 셀 간에 양자 상태를 전달하는 조정 가능한 결합기다. 구조상 트랜스몬은 메모리 셀과 직접 연결되지 않고 반드시 버퍼를 거쳐 정보를 주고받는다. 이 계단식 구조가 핵심인데, 트랜스몬이 유발하는 기생 상호작용이 민감한 저장 상태를 교란하지 못하도록 버퍼가 차폐 역할을 한다.

특정 메모리 셀을 선택하는 방식은 라디오 주파수 튜닝과 유사하다. 해당 셀의 고유 주파수에 맞춘 제어 신호를 인가하면 버퍼와 해당 셀 간의 상태 교환(swap)이 활성화되고, 나머지 여섯 셀은 그대로 유지된다. 상태 교환에 소요되는 시간은 약 0.5마이크로초다.

성능 측정 결과와 오류 원인 분석

연구팀은 프로토타입 장치를 제작해 7개 메모리 셀에 수천 회 반복 접근하면서 무작위 연산을 적용, 오류 누적 양상을 측정했다. 개별 상태 교환의 충실도는 약 99.3%였으며, 메모리 셀을 읽고 연산한 뒤 다시 쓰는 전체 사이클의 오류율은 셀당 평균 약 1.2%로 나타났다. 연구팀은 이 수치가 기존 오류 수정 기법으로 감당 가능한 범위에 있다고 평가한다.

오류의 주된 원인은 감쇠나 제어 부정확성이 아니라, 각 모드 간의 미약한 상호작용인 것으로 파악됐다. 한 셀에 연산을 가하면 인접 셀의 위상이 미세하게 틀어지는 현상이다. 이 분석은 향후 결합기 설계를 개선해 모드 간 격리를 강화하는 방향으로 연구를 유도할 수 있다는 점에서 실질적 가치를 지닌다.

의미와 한계

이 연구의 핵심 시사점은 하나의 제어 채널(트랜스몬)로 다수의 양자 저장 셀을 관리하는 것이 원리적으로 가능함을 실증했다는 데 있다. 고전 컴퓨터에서 트랜지스터의 99% 이상이 논리 회로가 아닌 메모리에 사용된다는 점을 고려하면, 양자컴퓨터도 처리와 저장을 분리함으로써 제어 배선 수를 줄이고 논리 큐비트 밀도를 높이는 경로를 열 수 있다.

다만 현재 단계는 7개 셀의 소규모 프로토타입이며, 셀 수를 늘릴 때 모드 간 상호작용 오류가 어떤 속도로 증가하는지는 추가 연구가 필요하다. 연구팀은 현재 이 메모리 장치와 양자 오류 수정 알고리즘의 공동 설계 가능성을 탐색 중이다.