IBM, 시공간 확률적 오류 소거로 샘플링 부하 63배 절감 시연

기존 오류 완화 방식의 구조적 한계

근거리(near-term) 양자 컴퓨터에서 가장 널리 쓰이는 오류 완화 기법인 PEC는, 노이즈 채널의 역연산을 반복 샘플링함으로써 편향을 제거하는 방식이다. 그러나 이 방식의 샘플링 오버헤드(Γ)는 회로의 물리적 노이즈 총량에 따라 지수적으로 증가하기 때문에, 회로 깊이가 커질수록 실용적 실행이 급격히 어려워진다. 반면 오류 검출(ED) 기반 방식은 신드롬이 발생한 실행 결과를 후처리 단계에서 폐기하지만, 검출되지 않은 잔류 오류는 그대로 남는다는 문제가 있다.

시공간 PEC의 구조와 작동 원리

이번 연구가 제안하는 시공간 PEC는 희소 시공간 파울리-린드블라드(Pauli-Lindblad) 노이즈 표현을 공간 축과 시간 축 모두에 걸쳐 정식화함으로써 두 방식의 절충점을 찾는다. 핵심 아이디어는 회로 신드롬 정보를 활용해 PEC 샘플링 지수에서 단일 위치 오류 항을 체계적으로 제거하는 것이다. 1차 오류가 오류 검사를 촉발하는 방식과, 2차에서 신드롬을 상쇄하는 조합을 동시에 고려함으로써 후처리 기각과 선형 연산자 조합이라는 두 요건을 통합적으로 해결한다.

실제 구현은 IBM의 도핑된 클리퍼드 샘플링(Doped Clifford Sampling, DCS) 프레임워크를 기반으로 한다. 64큐비트 깊이-73 클리퍼드 회로 골격에 12개의 앤실라를 더해 총 76개의 물리 큐비트를 사용하며, 코드 보존 와이어에 314개의 비클리퍼드 T 게이트를 삽입한다. 이 시공간 코드는 1차 오류의 93%를 검출해내며, 2큐비트 게이트 오류율을 10배 억제해 유효 CZ 오류율 2 × 10⁻⁴를 달성했다. 2,644개의 CZ 게이트로 구성된, 고전 슈퍼컴퓨터로는 시뮬레이션 불가한 회로에서 95% 신뢰도 기준 인증된 상태 충실도 하한값 0.349를 도출했다.

실험 검증 및 성능 비교

실험은 ibm_aachen의 27큐비트 헤비-헥스 초전도 프로세서 위에서 22개의 데이터 큐비트와 27개의 검사 큐비트를 활용한 6-플래킷 육각 격자 구조로 수행됐다. 트로터화된 횡방향 자기장 이징(Ising) 동역학을 최대 6 트로터 스텝(CZ 게이트 648개)까지 실행한 결과, 시공간 PEC는 표준 PEC 대비 다음의 샘플링 오버헤드 절감을 기록했다.

트로터 스텝	표준 PEC Γ	시공간 PEC Γ	절감 배수
2	44.1	12.1	3.7×
4	1,941	122	15.9×
6	85,545	1,359	63.0×

후처리 기각 비용을 포함한 전체 샘플링 오버헤드 기준으로 6 트로터 스텝에서 63배 절감이 확인됐으며, 자화 평균값은 통계 불확도 내에서 이상적 값과 일치했다.

기술적 의미와 현실적 한계

이번 성과는 물리 큐비트 수준의 오류 완화와 완전한 내결함성 양자 컴퓨팅(FTQC) 사이의 연속적 스펙트럼을 정의한다는 점에서 주목된다. 오류 수정이 아닌 오류 검출과 완화의 결합만으로도 실질적인 스케일링 이점을 얻을 수 있음을 보여주는 사례다. 다만 현재 결과는 특정 헤비-헥스 아키텍처와 이징 모델 동역학에 한정된 벤치마크이며, 범용 알고리즘이나 더 대규모 회로에 대한 일반화 가능성은 추가 검증이 필요하다. 관련 오픈소스 도구(Qiskit Paulice, qiskit-noise-learning, qiskit-mitigation, Samplomatic)가 함께 공개됐다.