양자 하드웨어 제조, 실험실 맞춤 생산에서 산업 표준 공정으로 전환

전환의 본질: 웨이퍼 크기가 아닌 공정 표준화

양자 하드웨어 제조에서 가장 중요한 변화는 특정 웨이퍼 규격의 채택이 아니다. 연구소 맞춤형 일회성 제작에서 재현성이 보장된 산업 공정으로의 이동이 핵심이다. 100mm든 200mm든 300mm든, 반도체 파운드리의 확립된 제조 라인이 제공하는 결함 관리와 수율 역량이 목표다.

300mm 공정이 주목받는 이유는 면적 경제성 때문만은 아니다. 식각 시스템, 증착 장비, 계측 장비 등 결함 밀도와 공정 편차를 최소화하는 최첨단 도구들이 300mm 팹을 기준으로 개발되기 때문이다. IBM이 올버니 나노텍(Albany NanoTech) 시설에서 300mm 공정으로 전환한 것도 이 맥락에 있다. Oxford Quantum Circuits(OQC)는 현재 규모와 비용 구조를 고려해 200mm 공정을 선택했으며, 최적 웨이퍼 크기는 기업의 성장 단계와 자본 제약에 따라 달라진다.

큐비트 방식별 제조 전략

초전도 큐비트는 다이 면적이 상대적으로 커서 300mm 웨이퍼 전환 시 웨이퍼당 다이 수 증가 효과를 직접 누린다. 더불어 공정 균일성 향상으로 결맞음 시간 개선, 게이트 오류율 감소, 웨이퍼 전면 편차 축소를 기대할 수 있다.

스핀 큐비트는 나노미터 수준의 소자 크기 때문에 다이 면적보다는 고품질 공정 장비 접근성과 기존 반도체 시설 활용이 300mm 전환의 주된 이유다. 2025년 npj Quantum Information에 발표된 연구에 따르면, 산업용 300mm 공정으로 제작된 자연 Si/SiGe 이종구조 기반 양자점 소자에서 T1 이완 시간 1초 초과, 단일 큐비트 충실도 99% 이상을 달성했다. 같은 해 Nature에 게재된 Steinacker 연구팀의 논문은 300mm 공정으로 제작한 실리콘 2큐비트 소자 4개 전부에서 게이트 충실도 99% 이상을 확인했다. 4개 소자 모두에서 일관된 결과를 얻었다는 점이 산업 공정의 반복 생산성을 보여주는 지표로 해석된다. 한편 실리콘 스핀 큐비트는 기존 CMOS 인프라를 활용할 수 있어 초전도 큐비트 대비 큐비트당 제조 비용이 낮다는 점도 파운드리 공정 도입의 동인이다. IBM과 IMEC는 이미 이 방향으로 움직이고 있다.

트랩 이온·중성 원자: 웨이퍼가 아닌 포토닉스가 과제

트랩 이온 시스템은 단일 트랩만 필요로 하므로 대규모 웨이퍼 제조와 관련성이 낮다. 대신 제어·판독에 사용되는 포토닉 집적회로(PIC)와 광학 인터커넥트 통합이 핵심 제조 과제다. 최근에는 탄탈럼 기반 포토닉 소재가 실리콘 나이트라이드 공정의 제약을 우회하는 대안으로 거론되는데, 공급망이 지리적으로 집중되어 있다는 제약도 함께 따른다.

중성 원자 방식에서는 2025년 8월 QuEra Computing이 Sandia National Laboratories, MIT, 애리조나대학교와 공동으로 루비듐-87 중성 원자 QPU용 파운드리 제작 PIC 플랫폼 논문을 발표했다. 이 플랫폼은 단일 큐비트 및 두 큐비트 리드버그 게이트 구동에 필요한 795nm·420nm·1013nm 다파장 동작을 지원한다. Quantinuum도 포토닉스 개발에 집중하는 뉴멕시코 R&D 센터 설립 계획을 발표한 바 있어, 집적 포토닉스가 확장 가능한 양자 제어 시스템의 공통 경로로 부상하고 있다.

공통 과제: 반복 생산성

방식을 불문하고 양자 하드웨어 업계를 하나로 묶는 주제는 표준화된 제조 공정으로의 이동이다. 스핀 큐비트는 이미 300mm 파운드리를 통해 그 경로를 확보했고, 초전도 큐비트도 같은 방향으로 수렴하고 있다. 트랩 이온과 중성 원자는 PIC 통합이라는 별도의 제조 과제를 안고 있지만, 학술적 일회성 제작에서 산업 규모 생산으로의 전환이라는 방향성은 공유한다. 이 과정에서 양자 하드웨어는 반도체·소재 공급망의 제약을 점점 더 물려받게 된다는 점도 주목할 필요가 있다.