Amazon Braket, Rigetti 108큐비트 초전도 양자 프로세서 공개 제공 개시

배경: Braket 하드웨어 라인업의 세대 교체

Cepheus-1-108Q는 기존 Ankaa-3 시스템을 대체하는 Braket 내 Rigetti 하드웨어 3세대 제품이다. 큐비트 수는 이전 세대 대비 세 배로 늘었으며, Braket에서 공개 접근 가능한 게이트 기반 QPU 가운데 처음으로 100큐비트 이상 규모에 도달했다. 장치는 미국 서부(북캘리포니아) 리전에 물리적으로 위치하며, 매일 20시간의 양자 태스크 처리 가용 시간을 제공한다.

핵심 기술 구조: 멀티칩 타일링 아키텍처

Cepheus-1-108Q의 핵심은 Rigetti 자체 개발의 모듈형 멀티칩 설계다. 9큐비트 초전도 칩렛 12개를 3×4 배열로 연결해 단일 프로세서를 구성했으며, 칩렛 간 연결에는 조정 가능한 커플러와 모듈 간 커플러(IMC)가 쓰인다. 각 칩렛 내부는 정방 격자 배열의 트랜스몬 큐비트로 구성되고, 하나의 큐비트는 최대 4개의 인접 큐비트와 연결된다.

게이트 방식 변경: iSWAP에서 CZ로

이번 세대에서 주목할 변화는 기본 2큐비트 게이트를 iSWAP에서 CZ(제어 위상) 게이트로 전환한 점이다. iSWAP 게이트는 NISQ 시대 응용에서 표현력이 높은 편이나, CZ 게이트는 양자 오류 정정에서 패리티 체크 회로에 더 자연스럽게 부합한다. 아울러 단열(adiabatic) CZ 게이트 방식을 새로 도입해 비결맞음 오류와 누설 오류를 줄임으로써 더 깊은 회로 실행을 가능하게 했다. 출시 시점에서 측정된 중앙값 2큐비트 게이트 충실도는 99.1%, 게이트 속도는 약 60나노초다.

접근 방식과 큐비트 선택 전략

사용자는 Braket SDK, CUDA-Q, PennyLane, Qiskit을 통해 장치에 접근할 수 있으며, Braket Pulse를 이용한 펄스 수준 제어도 지원된다. 108큐비트 시스템의 경우 제조 공정 편차와 환경 노이즈로 인해 큐비트별 성능 편차가 존재한다. Braket은 큐비트·큐비트 쌍별 캘리브레이션 데이터를 실시간으로 제공하며, 부분 그래프 동형 탐색(subgraph isomorphism) 기반 알고리즘으로 고충실도 50큐비트 체인을 선별하는 사례가 공개됐다.

한계와 맥락

장치는 현재 NISQ 범주에 속하며, 오류 정정 코드 실행을 위한 완전한 내결함성 수준에는 도달하지 않았다. 99.1%의 2큐비트 충실도는 높은 편이지만, 108큐비트 전체 고루 균일한 성능을 확보하기가 쉽지 않아 실제 알고리즘 적용 시 큐비트 선택 전략이 중요하다. 멀티칩 타일링 방식은 확장성 측면에서 유리하나, 칩렛 간 IMC 연결 품질이 전체 시스템 성능의 병목이 될 수 있다는 점은 지속적인 검증이 필요한 부분이다.