Classiq·ParityQC, 큐비트 연결성 병목 해소 위한 컴파일러 통합 협력
원제: Classiq and ParityQC Partner to Streamline Hardware-Aware Circuit Optimization
양자 소프트웨어 기업 Classiq와 양자 아키텍처 개발사 ParityQC가 전략적 파트너십을 체결하고, ParityQC의 Parity Twine 컴파일러를 Classiq 플랫폼에 직접 통합한다고 2026년 7월 15일 발표했다. 독일 연방경제기후보호부(BMWK)의 지원을 받는 이 독일-이스라엘 공동 이니셔티브는 NISQ 기기에서 물리적 큐비트 연결성 제약으로 인해 발생하는 회로 최적화 문제를 해결하는 데 초점을 맞춘다.
저자: Mohamed Abdel-Kareem

파트너십의 기술적 배경
현재 양자 컴퓨팅 분야에서 알고리즘 구현의 주요 걸림돌 중 하나는 추상적으로 설계된 회로를 물리 하드웨어에 맞게 변환하는 과정에서 발생하는 오버헤드다. NISQ 기기의 물리 큐비트는 인접한 일부 큐비트와만 상호작용할 수 있어, 임의의 두 큐비트 간 연산을 수행하려면 중간 경로를 통해 정보를 이동시켜야 한다. 이 과정에서 컴파일러는 SWAP 게이트 체인을 삽입하는데, 이는 회로 깊이를 늘리고 잡음을 누적시켜 결과 충실도를 떨어뜨린다.
통합 구조와 기술적 접근
이번 협력의 핵심은 두 회사 기술의 역할 분담이다. Classiq의 모델 우선(model-first) 양자 소프트웨어 엔지니어링 플랫폼이 하드웨어에 독립적인 고수준 알고리즘 기술 환경을 제공하고, ParityQC의 Parity Twine 컴파일러가 이를 특정 물리 하드웨어 위상에 맞게 변환하는 백엔드 역할을 담당한다. 두 계층을 결합함으로써 개발자는 하드웨어별 세부 구현에 개입하지 않고도 최적화된 회로를 물리 기기에서 실행할 수 있게 된다. SWAP 게이트 최소화는 고수준 회로 명세를 물리 하드웨어 연결 구조에 매핑해 불필요한 게이트 삽입 자체를 줄이는 방식으로 이루어진다.
벤치마크 성과
양사에 따르면 IBM Quantum Heron 프로세서에서 Parity Twine을 실행한 결과, 양자 푸리에 변환(QFT) 구현에서 기존 라우팅 벤치마크 대비 약 2배의 성능 향상을 달성하며 세계 최고 기록을 수립했다. 다만 이 수치는 양사가 자체적으로 공개한 벤치마크이며, 독립적인 제3자 검증 결과는 현재로선 확인되지 않는다.
지원 구조와 산업적 의미
이 파트너십은 독일 연방의회 결의에 기반해 독일 연방경제기후보호부(BMWK)의 재정 지원을 받는다. 독일과 이스라엘 두 국가 간 양자 기술 협력의 형태를 띠며, 공공 자금이 민간 기업 간 기술 통합을 뒷받침하는 구조다. 하드웨어 인식 컴파일을 고수준 개발 환경에 직접 내장함으로써 기업 단위의 알고리즘 개발팀이 물리 엔지니어링 전문성 없이도 최적화된 실행 경로를 확보할 수 있다는 점이 이번 협력의 실용적 가치로 제시된다. 그러나 현재의 성과는 NISQ 환경에 국한되며, 향후 오류 정정 기반의 결함 허용 시스템으로의 확장성은 아직 검증 단계에 있지 않다.
전문은 원문에서 읽으세요
이 페이지는 Claude 가 작성한 편집 요약입니다. 원문 기사의 전체 내용·이미지·저자 의도는 아래 링크에서 확인할 수 있습니다.
Quantum Computing Report 에서 원문 읽기