CMOS 트랜지스터 기반 열역학 컴퓨팅 아키텍처, GPU 대비 에너지 1만 배 절감 추산

배경: AI 데이터센터의 전력 수요 문제

AI 모델 학습·추론에 필요한 연산 규모가 급격히 커지면서 데이터센터 전력 소비가 에너지 인프라의 핵심 현안으로 떠오르고 있다. 연구팀은 2030년경 미국 AI 데이터센터가 미국 전체 전력 생산량의 약 10%를 소비할 수 있다고 분석했으며, 현재 미국 기업들의 AI 데이터센터 투자액이 인플레이션 조정 기준 아폴로 프로그램 총비용을 초과한다는 수치도 제시했다.

연구팀은 기존 GPU 아키텍처의 점진적 효율 개선보다 더 근본적인 전환이 필요하다고 주장한다. AI 알고리즘 자체가 현행 하드웨어 환경에 맞춰 설계되어 왔다는 이른바 '하드웨어 복권(hardware lottery)' 문제를 지적하며, 전혀 다른 하드웨어 플랫폼이 더 효율적인 머신러닝 접근법을 가능하게 할 수 있다는 관점을 제시했다.

DTCA의 핵심 원리: 확산 모델과 확률적 하드웨어의 결합

연구팀이 제안한 DTCA(Denoising Thermodynamic Computer Architecture)는 결정론적 연산 대신 제어된 무작위성으로 확률 분포를 하드웨어 수준에서 직접 처리한다. 하나의 대형 확률 모델이 전체 데이터셋을 표현하도록 하는 기존 방식 대신, 현대 이미지 생성 모델에 쓰이는 확산 모델의 아이디어를 차용해 무작위 노이즈를 여러 개의 소형 디노이징 단계를 거쳐 구조화된 데이터로 점진 변환하는 구조를 택했다. 이를 통해 복잡도 증가 시 샘플링 효율이 급격히 떨어지는 혼합-표현력 상충 문제를 완화하고자 했다.

볼츠만 머신과 이징 모델이라는 통계역학 기반 수학 구조를 활용한다는 점에서 양자 어닐링이나 양자 영감 최적화에 익숙한 연구자들에게도 낯설지 않은 개념 위에 세워져 있다. 단, 이 아키텍처는 순수 고전 컴퓨팅 시스템으로 양자 연산을 수행하지 않는다.

하드웨어 설계: 표준 공정으로 구현 가능

이번 제안의 차별점 중 하나는 특수 소자에 의존하지 않는다는 것이다. 연구팀은 표준 CMOS 트랜지스터로 프로그래머블 난수 발생 회로를 구성하고, 수천 개의 이런 회로를 배열해 희소 볼츠만 머신을 구현하는 방식을 설계했다. 여러 소형 확률 모델이 체인 형태로 연결되어 출력을 단계적으로 정제하는 모듈형 구조로, 단일 칩 내 복수 하드웨어 블록 또는 복수 칩이 서로 통신하며 각 단계를 처리하는 형태로의 확장도 고려하고 있다.

연구팀은 트랜지스터 기반 난수 발생기 회로를 실제 제작해 실험실 측정을 수행했으며, 설계 사양대로 동작하고 반도체 공정 변동에 대해 충분한 견고성을 갖춤을 확인했다. 다만 이는 전체 아키텍처 중 물리적으로 검증된 유일한 구성 요소이며, 나머지는 시뮬레이션에 기반한다.

벤치마크 결과와 하이브리드 접근법

Fashion-MNIST 이미지 생성 작업에서 GPU 동등 성능 대비 약 1만 분의 1 수준의 에너지 소비가 추산됐다. 이 수치는 완성된 하드웨어의 직접 측정값이 아니라, 난수 발생기 측정 데이터를 에너지 모델에 반영한 미래 구현 예측치다.

CIFAR-10을 대상으로 한 하이브리드 실험에서는 소형 신경망이 이미지를 이진 표현으로 압축한 뒤 확률 컴퓨터가 처리하는 방식을 검토했다. 결정론적 신경망 파라미터 수를 기존 생성적 적대 신경망(GAN) 대비 약 10분의 1로 줄이면서 유사한 성능을 달성할 수 있었다. 연구팀은 확률 하드웨어가 모든 머신러닝 문제를 단독으로 해결하기보다 기존 신경망과 결합하는 하이브리드 방식이 현실적으로 더 유망하다고 평가했다.

한계와 향후 과제

벤치마크 데이터셋이 Fashion-MNIST·CIFAR-10 수준에 머물러 현재 대형 언어 모델이나 최신 이미지 생성 시스템과의 직접 비교는 이루어지지 않았다. 복잡도가 높은 데이터로 확장할 때 확률 모델의 샘플링 효율을 유지하는 방법도 미해결 과제로 남아 있으며, 모델 크기·연결성을 단순히 늘리는 방식만으로는 효율이 오히려 저하될 수 있어 추가 알고리즘 혁신이 필요하다. 연구팀은 이번 성과를 기존 AI 가속기를 대체하는 단계가 아닌 추가 투자를 정당화하는 첫 번째 개념 검증 단계로 규정했다.