IonQ, 범용 CPU 단일 칩으로 MegaQuOp 규모 실시간 양자오류정정 디코딩 실증

왜 실시간 디코딩이 병목인가

양자 프로세서가 논리 큐비트 수십~수백 개 규모로 확장되면, 각 연산 사이클마다 발생하는 신드롬 데이터를 고전 컴퓨터가 처리하는 속도가 전체 계산 속도를 좌우한다. 디코딩 처리가 신드롬 추출 속도를 따라가지 못하면 '디코딩 백로그'가 누적돼 실제 연산 지연이 기하급수적으로 커진다. 기존 연구들은 이 문제를 FPGA, GPU, ASIC 등 전용 하드웨어로 접근했으나, IonQ 팀은 시판 범용 CPU 한 대로 동일한 목표를 달성할 수 있는지를 검증했다.

이중 슬라이딩 윈도우 디코더 구조

연구팀이 구현한 파이프라인의 핵심은 두 종류의 슬라이딩 윈도우 디코더를 동시에 구동하는 방식이다. 5사이클 윈도우를 갖는 연속 오류 디코더는 파울리 프레임을 추적해 장기적 논리 오류를 억제하고, 논리 측정이 발생할 때 가동되는 2사이클 저지연 결과 디코더는 비터비 정지 조건과 오류 감지 측정(EDM) 검증을 처리한다.

디코딩 효율을 높이는 또 다른 요소는 검출기 오류 모델(DEM)의 실시간 갱신 방식이다. 고양이 상태 측정이 발생할 때마다 패리티 검사 행렬 그래프 전체를 재구성하는 대신, 고정된 태너 그래프를 재사용하고 확률 사전값 벡터만 동적으로 갱신한다. 또한 태너 그래프의 엣지 메시지 대신 오류 노드별 로그-우도비(LLR)를 저장함으로써 디코더 메모리 사용량과 캐시 경합을 한 자릿수 이상 줄였다.

세 가지 회로 벤치마크 결과

연구팀은 IonQ의 Walking Cat Architecture(WCA) 기반으로 컴파일한 세 가지 대규모 내결함성 회로로 파이프라인을 평가했다. 측정 유도 위상 전이(MIPT) 회로는 논리 큐비트 102개, T게이트 108만 개, 논리 측정 110만 개를 포함하며, 비정렬 하이젠베르크 모델 n266 회로는 논리 큐비트 408개, T게이트 55만 5천 개, 논리 측정 131만 개로 구성된다. n266 회로는 메모리 블록 68개와 매직 상태 팩토리 20개(물리 큐비트 총 11,680개)를 포함한다.

물리 오류율 pCNOT = 10⁻⁴ 조건에서 신드롬 추출 사이클(SEC) 1~5ms를 가정할 때, 모든 워크로드에 걸쳐 연산 지연 비율(스트레치)은 0.3% 미만으로 나타났다. 오류율을 pCNOT = 5×10⁻⁴로 높인 최악 조건에서도 스트레치는 12% 이하에 머물렀다.

의미와 한계

이번 결과는 물리 큐비트 1만 개 이상으로 확장될 WCA 로드맵에서 고전 디코딩 대역폭이 실질적인 병목으로 작용하지 않을 수 있음을 시뮬레이션 수준에서 보여준다. 전용 가속기 없이 범용 CPU로 이 성능을 구현했다는 점은 디코더 배포 비용과 복잡도를 낮출 수 있는 설계 방향을 제시한다. 다만 이번 연구는 실제 트랩이온 하드웨어가 아닌 로드맵 기반 시뮬레이션 환경에서 수행된 것으로, 실기기에서의 노이즈 특성과 이질적인 오류 분포가 디코딩 성능에 미치는 영향은 추가 검증이 필요하다.