Rigetti, CZ 얽힘 게이트 전환으로 99.9% 충실도 달성

왜 기본 게이트 선택이 중요한가

양자 컴퓨터에서 2큐비트 얽힘 게이트의 종류는 회로 컴파일 효율, 게이트 수, 하드웨어 성능에 직결된다. 원리적으로는 어떤 얽힘 게이트도 단일 큐비트 연산과 결합하면 보편적 양자 계산을 구현할 수 있지만, 특정 알고리즘 구조에 따라 특정 게이트가 훨씬 유리하다. Rigetti는 이 점을 근거로 Ankaa 세대 프로세서에서 사용하던 iSWAP·√iSWAP 게이트를 Cepheus 세대부터 CZ 게이트로 교체했다.

iSWAP에서 CZ로의 전환 배경

iSWAP 계열 게이트는 NISQ 시대 회로에서 표현력이 뛰어나다는 장점이 있었다. √iSWAP는 단일 큐비트 회전과 조합 시 많은 2큐비트 유니터리를 적은 게이트 수로 표현할 수 있고, iSWAP 대비 2배 빠른 게이트 시간도 장점이었다. 그러나 동적 제어 흐름이 포함된 프로그램에서는 위상 정보를 프로세서 간 실시간으로 공유해야 하는 구조적 제약이 존재한다. 이 오버헤드는 처리 가능한 큐비트 수를 사실상 10큐비트 수준으로 제한하는 이차적(quadratic) 비용을 발생시킨다.

반면 CZ 게이트는 이러한 위상 공유가 필요 없다. 패리티 검사 회로의 핵심 구성 요소인 CNOT 게이트를 구현할 때도 CZ 방식은 단일 게이트(+단일 큐비트 회전)로 충분하지만, iSWAP 방식은 동등한 연산에 게이트가 2개 필요하다. 표면 부호(surface code)를 비롯한 오류 정정 프로토콜이 반복적 패리티 측정에 기반한다는 점에서, CZ는 내결함성 구조로 나아가는 자연스러운 선택이다.

단열적 CZ 구현의 기술적 특징

CZ 게이트는 공진형(resonant)과 단열형(adiabatic) 두 가지 방식으로 구현할 수 있다. 공진형은 |11⟩ 상태를 비계산적 2여기 상태와 공명시켜 위상을 획득하는데, 이 과정에서 큐비트 하나 이상을 플럭스 최적점(sweet spot)에서 벗어나게 해야 하므로 결맞음 시간이 저하될 수 있다.

Rigetti가 Cepheus에 채택한 단열형 방식은 다르다. 두 큐비트를 각각의 최적 동작점에 고정한 상태에서 조정 가능한 결합기(tunable coupler)의 주파수만 변조한다. 결합기 제어를 통해 |11⟩ 상태의 에너지가 이동하고, 이 에너지 이동의 시간 적분이 조건부 위상을 형성한다. 이 위상이 정확히 π가 되도록 펄스를 설계하면 CZ 게이트가 완성된다. 제어 매개변수가 결합기 플럭스 파형 하나뿐이라는 점이 교정(calibration) 부담을 크게 낮춘다.

큐비트를 최적점에 고정하는 방식의 이점은 두 가지다. 첫째, 플럭스 잡음에 대한 민감도가 낮아져 게이트 수행 중 단일 큐비트 결맞음이 보존된다. 둘째, 큐비트 주파수 조정 없이 얽힘을 생성하므로 고정 주파수 트랜스몬(transmon) 큐비트의 사용이 가능해진다. 고정 주파수 큐비트는 제어 배선 수를 줄이고 결맞음 특성을 향상시키는 경로를 제공한다.

시제품 소자 성능 및 한계

R&D 전용 소자에서 30나노초 미만의 게이트 시간과 99.9%를 초과하는 2큐비트 충실도가 시연됐다. 대칭형 조정 가능 결합기 설계와 정밀하게 설계된 플럭스 파형이 이 성능의 핵심 요소다. 단열 조건을 유지하면서 조건부 위상 축적을 최대화하는 파형 최적화가 핵심 기술 과제로 남아 있다.

다만 공개된 수치는 시제품 수준이며, 생산 시스템에서의 전반적인 성능 분포나 병렬 게이트 수행 시 충실도 데이터는 이번 발표에 포함되지 않았다. 또한 양자 오류 정정 수준의 실용화를 위해서는 논리 큐비트 충실도 검증 등 추가적인 시스템 수준 실험이 필요하다.