AWS·USC·하버드, 97큐비트 표면부호 디지털 트윈 시뮬레이션 구현

왜 디지털 트윈인가

결함 허용 양자컴퓨팅의 실질적 질문은 단순하다. 논리 큐비트 하나를 유용하게 유지하려면 코드 크기와 하드웨어 품질이 각각 어느 수준이어야 하는가. 이를 신뢰성 있게 답하려면 실제 장치의 오류 메커니즘—특히 결어긋남(incoherent) 잡음뿐 아니라 결맞음(coherent) 및 상관(correlated) 효과—을 반영하는 시뮬레이션이 필요하다. 현재 통용되는 Clifford 시뮬레이터는 속도 면에서 탁월하지만, 잡음을 확률적 파울리 채널로 근사하기 때문에 위상에 민감한 효과를 놓칠 수밖에 없다. 텐서 네트워크 방법도 존재하지만 2차원 회로의 개방계 시뮬레이션에서는 상관 관계가 급격히 누적되어 절단(truncation) 오차가 문제가 된다.

QMC 기반 마스터방정식 시뮬레이션

연구팀은 USC에서 개발된 실시간 QMC 알고리즘을 채택했다. 이 방법은 '워커(walker)' 집단을 이용해 밀도 행렬을 확률적으로 압축·진화시킨다. 97큐비트 계의 밀도 행렬은 원칙적으로 4⁹⁷개의 원소를 추적해야 하지만, QMC는 통계적 오차를 감수하는 대신 계산 규모를 대폭 줄인다. 워커 업데이트와 환원 연산이 병렬 처리에 적합하다는 점도 HPC 환경과 잘 맞는다. 실제로 Amazon EC2 Hpc7a 인스턴스에서 AWS ParallelCluster로 작업을 분산했으며, 96개 vCPU를 사용한 단일 노드 1회 실행에 약 75분이 소요됐다. 독립적인 QMC 실행 5회의 평균값을 최종 결과로 채택했다.

실험 규모 증명: 거리-7 표면부호

시뮬레이션 대상은 49개 데이터 큐비트와 48개 측정 큐비트로 구성된 97큐비트 거리-7 회전 표면부호다. 이는 최근 발표된 실험적 표면부호 메모리 시연과 동등한 규모다. 하드웨어 동기 잡음 모델로는 트랜스몬 모델을 채택했고, T1·T2는 150300 µs 균일 분포, 잔여 ZZ 크로스토크는 20100 kHz 범위로 설정했다. 단일 큐비트 게이트는 25 ns 가우시안 펄스, 2큐비트 게이트는 50 ns 단극성 시그모이드 펄스 기반 Rzz 회전으로 구성되며, 두 게이트 모두 보정 오차를 모사하기 위해 0.1% 미달 회전을 적용했다.

Stim과의 비교: 위상 민감 편향 검출

연구팀은 각 보조 큐비트(ancilla)에 대해 측정 결과에서 얻은 신드롬 값과 데이터 큐비트의 실제 안정자 값 사이의 차이, 즉 신드롬 추출 편향(syndrome extraction bias)을 정의하고 격자 전반에 걸쳐 분포를 시각화했다. 구동 주파수를 의도적으로 이탈(detuning)시켰을 때, QMC 디지털 트윈은 위치마다 다른 구조적 편향 패턴을 드러냈다. 반면 파울리 트월링 기반의 Stim 시뮬레이터는 거의 균일한 반응만 예측하며 해당 패턴을 포착하지 못했다. 이는 Pauli 채널 근사가 결맞음 오류와 시공간 상관 잡음 구조를 제거한다는 한계를 직접적으로 보여준다.

의의와 한계

이번 결과는 하드웨어 충실도를 유지하면서 실험 규모의 QEC 시뮬레이션을 고전 컴퓨팅으로 수행할 수 있다는 원리 증명이다. 다만 이번 시뮬레이션은 단일 신드롬 추출 라운드에 한정되며, 잡음 파라미터는 특정 실제 장치에 대한 피팅값이 아닌 예시 수치다. 여러 라운드 시뮬레이션, 보다 풍부한 오류 모델 통합, 신경망 디코더 학습 데이터 생성으로의 확장이 후속 과제로 남아 있다.