중립원자 양자컴퓨터, 큐비트 추가 없이 실행 속도 3배 향상 가능성 제시
원제: Quantum Researchers Find Faster Path to Practical Advantage, Challenge Assumptions About Architecture Design
듀크대·텍사스대 오스틴·예일대 공동 연구팀이 중립원자 양자컴퓨터에서 물리적 큐비트를 추가하지 않고도 실행 시간을 최대 3배 단축할 수 있는 병렬화 기법을 arXiv 논문으로 공개했다. 연구팀은 이와 함께, 업계에서 유망한 절충안으로 주목받아 온 하이브리드 아키텍처가 공간·시간 양 측면 모두에서 기존 설계 대비 열등함을 정량적으로 보였다.
저자: Matt Swayne

핵심 문제: 직렬 연산이 만드는 병목
오류정정 기반 양자컴퓨터(내결함성 양자컴퓨터)는 물리 큐비트 여러 개를 묶어 논리 큐비트 하나를 구성하는 방식으로 작동한다. 이 과정에서 큐비트 수, 연산 횟수, 실행 시간 모두가 늘어나는 오버헤드가 필연적으로 발생한다. 연구팀이 주목한 설계 방식은 QLDPC(양자 저밀도 패리티 검사) 코드를 사용하는 추출기 아키텍처로, 논리 큐비트 밀도가 높아 공간 효율이 뛰어나지만 핵심 서브루틴인 회전 게이트 근사(R(φ) 합성)가 직렬로 실행되는 구조적 단점을 갖는다. 한 게이트가 끝나야 다음 게이트가 시작되는 이 직렬 구조가 전체 실행 시간의 지배적 원인임을 연구팀은 확인했다.
해법: 유휴 모듈을 활용한 게이트 순간이동 기법
연구팀의 접근법은 회전 게이트 합성 중 사용되지 않고 있는 논리 큐비트 모듈을 적극적으로 재활용하는 것이다. 구체적으로는 게이트 순간이동(gate teleportation) 기법을 적용해, 유휴 보조 큐비트 쌍을 얽힘 상태로 준비한 뒤 T-상태 주입을 동시에 복수 실행할 수 있도록 한다. 이 과정은 세 단계로 구성된다. 먼저 유휴 논리 보조 큐비트 쌍을 2큐비트 측정으로 얽힘 상태로 만들고, 이후 매직 상태 팩토리가 준비한 자원으로 T-상태 주입을 수행하며, 마지막으로 보조 큐비트를 얽힘 해제·초기화한다. 한 사이클당 세 타임스텝의 오버헤드가 발생하지만, 기존에는 순차적으로 처리해야 했던 주입 연산을 병렬로 처리함으로써 실질적인 속도 향상을 얻는다. 이 기법은 논리 큐비트 100개(모듈 10개) 이상의 회로에서 효과가 나타나기 시작하며, 4종의 물리 벤치마크(하이젠베르크 모델, 횡방향 장 이징 모델 2종, 페르미-허버드 모델)에서 기준 아키텍처 대비 최대 약 3배의 속도 향상을 달성했다.
하이브리드 아키텍처의 한계 재확인
QLDPC 코드의 공간 효율성과 표면 코드의 연산 유연성을 결합하려는 하이브리드(로드/스토어) 아키텍처는 초기 내결함성 양자컴퓨팅의 현실적 대안으로 적지 않은 관심을 받아왔다. 이 설계는 논리 큐비트를 고밀도 QLDPC 코드에 저장하다가, 연산 시에만 표면 코드 영역으로 이동시킨 뒤 되돌리는 방식이다. 그러나 연구팀이 세 가지 컴파일 정책 변형을 분석한 결과, 이 이동 과정(스래싱) 자체가 상당한 시간 비용을 초래한다는 사실이 드러났다. 표면 코드 연산 블록이 작을수록 스래싱 부담이 커져 추출기 아키텍처 수준의 시간 비용이 발생하고, 블록이 커질수록 공간 오버헤드가 비례 이상으로 불어난다. 산업 표준 회로 벤치마크 전반에서 하이브리드 전략은 공간과 시간을 모두 고려한 지표인 시공간 볼륨에서 횡방향 아키텍처와 추출기 아키텍처 양쪽 모두에 미치지 못했다.
구체적 근거: 현실 하드웨어 시뮬레이션
연구팀은 추상적 추정에 그치지 않고 중립원자 하드웨어의 물리적 특성을 반영한 엔드투엔드 시뮬레이션을 구축했다. 중립원자 시스템에서 측정은 게이트 연산보다 약 1,000배 느려, 게이트가 마이크로초 단위인 데 비해 측정은 10밀리초 수준이다. 따라서 전체 실행 시간의 대부분은 측정 대기에 소비된다. T-상태 팩토리의 확률적 성공(연구에서는 폐기율 80% 가정)과 원자 이동 경로까지 시뮬레이티드 어닐링으로 모델링한 결과, 게이트·이동 시간이 전체 실행 시간에서 차지하는 비중은 최대 1.4%에 불과했다. 두-그로스 코드(288개 물리 큐비트에 12개 논리 큐비트 인코딩)와 병렬화 주입 기법, 배양 T-상태 팩토리를 조합하면, 2차원 장거리 횡방향 장 이징 모델에서의 양자 우위를 원자 11,495개, 약 15시간의 실행 시간, 94% 이상의 성공 확률로 달성할 수 있다는 구체적 수치가 제시됐다.
한계와 향후 과제
연구팀은 스스로 몇 가지 한계를 인정한다. 횡방향 아키텍처의 원자 이동 및 게이트 비용은 최적 하한값 가정에 기반해 완전히 모델링되지 않았으며, 벤치마크로 사용된 특정 회로 구조 외의 응용에서는 아키텍처 간 우열이 달라질 수 있다. 또한 물리 오류율 10⁻³, 결맞음 시간 100초 등 현재 실험실에서 실증된 수준을 상회하는 하드웨어 파라미터를 전제로 한다. 연구팀은 저수준 원자 이동 경로 최적화, 병렬화 상한의 추가 활용, 다른 QLDPC 코드 계열로의 확장을 후속 연구 과제로 제시했다.
원문 인용
“At small K, hybrid architectures suffer from excessive thrashing operations, yielding time costs comparable to extractor architectures while having additional spatial overhead.”
“As K increases, the relative improvement in time is not proportional to the increase in space.”
전문은 원문에서 읽으세요
이 페이지는 Claude 가 작성한 편집 요약입니다. 원문 기사의 전체 내용·이미지·저자 의도는 아래 링크에서 확인할 수 있습니다.
The Quantum Insider 에서 원문 읽기