Data intelligence
하드웨어 지표 데이터셋
총 44개 지표 · 원 출처 결속
검증된 뉴스·논문에서 추출한 양자 하드웨어 지표·마일스톤입니다. 각 행은 원 출처에 결속되며, 자동 사실검증을 통과한 데이터만 수록합니다. (AI가 임의 생성한 수치가 아닙니다.)
큐비트 수 상위
Top qubit counts01
2000000qubits
Diraq
실리콘 스핀
02
1000000qubits
Quobly · Alloy
실리콘 스핀
03
1000000qubits
Quobly
실리콘 스핀
04
1000000qubits
Universal Quantum
이온트랩
05
360000qubits
Columbia University
중성원자
06
150000qubits
Iceberg Quantum, Diraq · Pinnacle
실리콘 스핀
07
100000qubits
C12 · Panopeia
기타
08
78400qubits
Tsinghua University
중성원자
| 기관 | 시스템 | 방식 | 큐비트 | 지표 | 내용 | 출처 |
|---|---|---|---|---|---|---|
| Diraq | — | 실리콘 스핀 | 2000000 | 단일 칩 물리적 큐비트: 2,000,000+ | 2031년 단일 칩 200만 큐비트 이상 목표 | 기사원문 |
| Diraq | — | 실리콘 스핀 | 150000 | 단일 칩 물리적 큐비트: 150,000 | 2029년 단일 칩 15만 큐비트 목표 | 기사원문 |
| Quobly | — | 실리콘 스핀 | 1000000 | fault-tolerant architecture: 2032년까지 | 100만 큐비트 결함 허용 아키텍처 달성 | 기사원문 |
| Quobly | Alloy Pioneer | 실리콘 스핀 | — | commercialization: 2026년 말 | 첫 실물 양자 컴퓨팅 시스템 | 기사원문 |
| Intel | Tunnel Falls | 실리콘 스핀 | — | — | 실리콘 스핀 큐비트 기반 연구용 칩 공개 | 기사원문 |
| Diraq | — | 실리콘 스핀 | — | — | Diraq의 실리콘 스핀 양자처리장치와 Dell HPC 서버 통합 협력, 시드니 연구소에서 하이브리드 워크플로 테스트 | 기사원문 |
| Quobly | — | 실리콘 스핀 | 1000000 | — | 2032년까지 100만 큐비트 시스템 구현 장기 목표 | 기사원문 |
| Quobly | Alloy Pioneer | 실리콘 스핀 | — | — | 2026년 말 첫 상용 시스템, 클라우드 방식 HPC 제공 예정 | 기사원문 |
| Quobly | QSOI® | 실리콘 스핀 | — | — | 28Si 기반 단일 칩에서 양자 연산 3가지 기본 요소(단일/2-큐비트 게이트, 판독) 통합 검증 | 기사원문 |
| IBM | — | 실리콘 스핀 | — | — | 로드맵: 스핀 큐비트 양자 공정 확장 예정 | 기사원문 |
| Iceberg Quantum, Diraq | Pinnacle | 실리콘 스핀 | 150000 | — | 스핀 큐비트 플랫폼에서 Pinnacle qLDPC 아키텍처 구현 타당성 검증, 1000 논리 큐비트 목표 | 기사원문 |
| Photonic Inc. | T-centre | 실리콘 스핀 | — | — | 광섬유 연결 실리콘 스핀 큐비트, 분산형 얽힘 우선 아키텍처 | 기사원문 |
| Jülich | — | 실리콘 스핀 | 200 | qubits: 최대 200 | Q-STAR.NRW 프로젝트로 최대 200큐비트 반도체 양자컴퓨터 도입 계획 | 기사원문 |
| SDT | — | 실리콘 스핀 | 6 | — | "2026년 내 6큐비트 실리콘 스핀 양자컴퓨터 시연 예정" | 기사원문 |
| Quobly | — | 실리콘 스핀 | — | — | 실리콘 스핀 큐비트 산업화를 위해 TNO와 MoU 체결, 300mm FD-SOI 공정 플랫폼 보유 | 기사원문 |
| Quobly | Alloy | 실리콘 스핀 | 1000000 | — | 2032년까지 물리 큐비트 100만 개 규모 확장 | 기사원문 |
| Diraq | — | 실리콘 스핀 | — | long-term density goal: millions | 장기 목표: 단일 칩에 수백만 큐비트 집적 | 기사원문 |
| Diraq | — | 실리콘 스핀 | 8 | power consumption: <20kW | 소비 전력 20kW 미만, 기존 서버 공간 호환 | 기사원문 |
| Diraq | — | 실리콘 스핀 | 8 | — | 8큐비트 실리콘 스핀 칩 기반 양자컴퓨터 시드니 데이터센터 배치 | 기사원문 |
| Diraq | — | 실리콘 스핀 | — | — | 실리콘 스핀 큐비트 기반 양자 컴퓨터 2029년 상용화 목표 | 기사원문 |
| Diraq | — | 실리콘 스핀 | — | — | 실리콘 스핀 큐비트 방식, 2029년 첫 상용화 목표 | 기사원문 |
| Quantum Motion | — | 실리콘 스핀 | — | — | 실리콘 트랜지스터 기반 결함 허용 양자컴퓨팅 개발 | 기사원문 |
| IBM | — | 실리콘 스핀 | — | — | "HRL 인수로 실리콘 스핀 큐비트 기술 확보" | 기사원문 |
| HRL | — | 실리콘 스핀 | 18 | error suppression scaling coefficient (distance-5): 4.7 | Distance-5 코드의 오류 억제 스케일링 계수 4.7 | 기사원문 |
| HRL | — | 실리콘 스핀 | 18 | logical qubit fidelity: 95% | [[4,2,2]] 코드 적용 시 논리 큐비트 충실도 95% | 기사원문 |
| HRL | — | 실리콘 스핀 | 18 | 2-qubit gate error rate: 9×10⁻⁴ | 재현 가능한 최저 2큐비트 오류율 9×10⁻⁴ | 기사원문 |
| HRL | — | 실리콘 스핀 | 18 | CNOT gate error rate: 3.5×10⁻³ | CNOT 얽힘 게이트 오류율 3.5×10⁻³ | 기사원문 |
| HRL | — | 실리콘 스핀 | 18 | single-qubit gate error rate: 1.7×10⁻⁴ | 실리콘 스핀 18큐비트 단일 게이트 오류율 1.7×10⁻⁴ | 기사원문 |
| University of Warwick | Quantum Phononic Link (QPL) | 실리콘 스핀 | — | 최대 연결 거리: 300mm | 포논 매개로 칩 내 300mm 범위 원거리 큐비트 연결 가능 이론 제안 | 기사원문 |
| Equal1 | Bell-1 | 실리콘 스핀 | 6 | power consumption: 1.6 kW | 벨-1 소비 전력 1.6kW, 일반 서버 수준 | 기사원문 |
| Equal1 | Bell-1 | 실리콘 스핀 | 6 | operating temperature: 0.3 K | 벨-1 0.3켈빈에서 동작하는 폐쇄순환 냉각기 탑재 | 기사원문 |
| Equal1 | Bell-1 | 실리콘 스핀 | 6 | — | Equal1 벨-1 시스템, 실리콘 스핀 기반 6큐비트 | 기사원문 |
| Equal1 | Bell-1 | 실리콘 스핀 | 6 | — | 6큐비트 실리콘스핀 양자컴퓨터 Bell-1, ESA 설치 및 하이브리드 테스트베드 운영 | 기사원문 |
| Imec, Diraq | — | 실리콘 스핀 | 8 | — | CMOS 호환 플랫폼에서 8큐비트 실리콘 스핀 어레이 시연 | 기사원문 |
| Quobly | Alloy Pioneer | 실리콘 스핀 | — | — | 첫 세대 양자컴퓨터 Alloy Pioneer를 2026년 말까지 클라우드 방식으로 제공 예정 | 기사원문 |
| Photonic Inc. | — | 실리콘 스핀 | — | — | 실리콘 큐비트 분산형 아키텍처로 대규모 확장성 추구 | 기사원문 |
| Groove Quantum | — | 실리콘 스핀 | 18 | — | 게르마늄 스핀 큐비트 18큐비트 프로세서 개발, 100큐비트 로드맵 | 기사원문 |
| — | 실리콘 2큐비트 소자 | 실리콘 스핀 | 2 | 게이트충실도: 99% 이상 | 300mm 공정 실리콘 2큐비트 4개 소자 전부 게이트충실도 99% 이상 | 기사원문 |
| — | Si/SiGe 양자점 소자 | 실리콘 스핀 | 1 | T1 이완시간, 단일큐비트충실도: 1초 초과, 99% 이상 | 300mm 공정 Si/SiGe 양자점에서 T1 1초 초과·충실도 99% 이상 달성 | 기사원문 |
| UCL/RIKEN | — | 실리콘 스핀 | — | 판독 시간: 약 7.6 마이크로초 | 두 전자 스핀 상태 판독을 7.6마이크로초 내 완료 | 기사원문 |
| UCL/RIKEN | — | 실리콘 스핀 | — | 신호 대 잡음비: 35 dB 이상 | RF 전자 캐스케이드 판독으로 신호 대 잡음비 35dB 이상 향상 | 기사원문 |
| Equal1 | — | 실리콘 스핀 | — | — | 실리콘 공정 기반 양자 프로세서, Kvantify와 알고리즘 통합 파트너십 체결 | 기사원문 |
| EU/Chips JU | SPINS | 실리콘 스핀 | — | — | 반도체 스핀 큐비트 2031년 대량생산 경로 확립 목표 | 기사원문 |
| Photonic | — | 실리콘 스핀 | — | 분산 얽힘 실증 거리: 40미터 | 40m 광섬유 원격 CNOT 게이트 실행 | 기사원문 |
지표는 AI가 검증된 기사 본문에서 추출하고 원문과 자동 대조한 결과입니다. 정확한 수치는 각 원문을 확인하세요.